Южнокорейская компания Samsung Electronics сообщила
о разработке так называемой трёхмерной (3D) технологии упаковки чипов,
применение которой, как ожидается, позволит уменьшить размеры микросхем
памяти и снизить стоимость их производства. Предложенная методика
основана на использовании специального метода обработки пластин WSP
(сокращенно от Wafer-level Stack Package). Технология WSP позволяет
добиться более высокой плотности упаковки чипов флэш-памяти по
сравнению с применяющейся в настоящее время технологией многочиповых
микросхем (MCP, Multi-Chip Package). В случае с МСР для соединения
чипов применяются проводники, проходящие сквозь горизонтальные зазоры
размером в несколько сотен микрон и вертикальные зазоры размером в
несколько десятков микрон. При использовании метода WSP проводники
проходят сквозь отверстия диаметром в несколько микрон непосредственно
внутри чипа. Это, по заявлениям Samsung, позволяет уменьшить площадь
микросхем на 15 процентов, а толщину - на 30 процентов. Компания
Samsung уже продемонстрировала первый микрочип памяти ёмкостью в 16
Гбит, изготовленный с применением технологии WSP. В корпусе микросхемы
объединены восемь чипов NAND ёмкостью в 2 Гбит. Толщина каждого такого
чипа составляет около 50 микрометров, а толщина всей микросхемы - 0,56
миллиметра. Массовое производство микросхем памяти NAND по методике
Wafer-level Stack Package запланировано на начало следующего года. В
перспективе новая технология будет применяться и при выпуске памяти
DRAM.
|
